#1 中国只需延迟交付台积电稀土，美股就会腰斩
发表于 ： 2025年 10月 11日 09:23
台积电稀土库存5周，5周后就会玩
台积电制造nvda芯片量很大，要审批的话，中国只需审批速度慢一些，纳指就会崩
床铺不见棺材不落泪啊
台积电稀土库存5周，5周后就会玩
台积电制造nvda芯片量很大，要审批的话，中国只需审批速度慢一些，纳指就会崩
床铺不见棺材不落泪啊
台积电要稀土制造GPU？
台湾一年进口3000吨稀土，其中半导体行业的有不少，以前管的太松，经常蒙混过关，以后都要报名审批，尤其是高端芯片制造要用的稀土
关键导热材料需要稀土，没有导热，你懂的
只要宣布审查就行
所以你鳖绝无可能延迟交付
什么元素啊，没听说过。
制造硅片沙子就足够了。
投资人心里没底，于是卖出股票，股市塌方
ai股本来为了justufy spending就很费劲，一旦发现产业链如此脆弱
美股就会像玻璃大厦一样，一天内倒塌
包括在内，不需要单独列出
镧、钇
高密度等离子刻蚀机在蚀刻SiO等介质时，会使用含氟、氯的强腐蚀性等离子体，若腔体部件直接接触，易被侵蚀并缩短寿命。解决方案是在刻蚀机关键部件（腔体内衬、射频天线盖片、束流环等）表面涂覆氧化钇（YO）或氟化钇（YF）陶瓷涂层：钇（Y）的氧化物化学稳定性极高，在氟等离子环境中可生成致密的YF保护层，避免进一步被侵蚀；相比普通石英、氧化铝陶瓷涂层，YO涂层可将部件使用寿命延长数倍，因此主流刻蚀设备厂商广泛采用YO涂层部件。虽单台设备YO用量仅以千克计，但全球刻蚀设备保有量巨大，形成对高纯YO材料的持续需求。
随着电子技术向高性能、多功能、大容量、微型化方向发展，半导体芯片集成度越来越高，晶体管尺寸越来越小，传统的二氧化硅（SiO）栅介质薄膜就会存在漏电甚至绝缘失效的问题，目前采用铪、锆及稀土改性的稀有金属氧化物薄膜解决核心漏电问题。如果进一步降低线宽，则需采用更高介电常数的稀土栅介质材料。
在实际应用中，行业以HfO作为高k介质主体，并通过掺入稀土元素（如镧、钇）进一步优化性能。在高k/金属栅（HKMG）工艺中，通过在HfO表面沉积数埃厚的氧化镧（LaO），再经高温退火使镧扩散至介质/硅界面，可产生界面偶极效应，有效降低MOSFET晶体管的阈值电压，满足先进制程对低功耗、高开关速度的需求。
肯定不卖了 还研究延迟
一点常识都没有就瞎说。你知道高进程芯片 1吨多少钱吗？
台积电如果1年光稀土都用3千吨，那产量有多少吨？台积电是炼钢公司？
审查更好
审查可以调节速度，而且不会引起所有半导体供应链国家的愤怒
审查可以一批一批的审，专门打击对中国来说的高价值目标，
这次中国策略和4月不一样，这次是针对半导体整个供应链，专门打击美国跨国公司的各个节点，一旦打一下，美股不会像上次跌的那么温柔了
傻逼上次说崩被戳了屁眼……
麻痹的还没长记性。
崩你马勒戈壁……
弃婴千枝 写了： 2025年 10月 11日 10:08镧、钇
高密度等离子刻蚀机在蚀刻SiO等介质时，会使用含氟、氯的强腐蚀性等离子体，若腔体部件直接接触，易被侵蚀并缩短寿命。解决方案是在刻蚀机关键部件（腔体内衬、射频天线盖片、束流环等）表面涂覆氧化钇（YO）或氟化钇（YF）陶瓷涂层：钇（Y）的氧化物化学稳定性极高，在氟等离子环境中可生成致密的YF保护层，避免进一步被侵蚀；相比普通石英、氧化铝陶瓷涂层，YO涂层可将部件使用寿命延长数倍，因此主流刻蚀设备厂商广泛采用YO涂层部件。虽单台设备YO用量仅以千克计，但全球刻蚀设备保有量巨大，形成对高纯YO材料的持续需求。
随着电子技术向高性能、多功能、大容量、微型化方向发展，半导体芯片集成度越来越高，晶体管尺寸越来越小，传统的二氧化硅（SiO）栅介质薄膜就会存在漏电甚至绝缘失效的问题，目前采用铪、锆及稀土改性的稀有金属氧化物薄膜解决核心漏电问题。如果进一步降低线宽，则需采用更高介电常数的稀土栅介质材料。
在实际应用中，行业以HfO作为高k介质主体，并通过掺入稀土元素（如镧、钇）进一步优化性能。在高k/金属栅（HKMG）工艺中，通过在HfO表面沉积数埃厚的氧化镧（LaO），再经高温退火使镧扩散至介质/硅界面，可产生界面偶极效应，有效降低MOSFET晶体管的阈值电压，满足先进制程对低功耗、高开关速度的需求。
都是optional的东西。工艺之路千万条中的一条而已。
甚至都谈不上nice to have 。
你牛，你重新改工艺好了，最好用钢做
这样不会被卡脖子
斩你妈个老逼
用于生产中低端芯片的稀土好像没有禁？这是个大漏洞吧，会被挪用到生产14nm以下的高级芯片
改个屁工艺，根本就不用。
哦，你说不用就不用？
那床铺还急赤白脸个啥？
你快去给床铺留言啊，半导体不用稀土，床铺无知，自己吓唬自己嘛
你还可以去找asml去，人家要停工了，你这个人才解决问题去啊